(19) 日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-143466

(P2001-143466A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int. C1. 7

識別記号

FΙ

テーマコード(参考)

G11C 11/405

> 11/409 11/401

G 1 1 C 11/34 3 5 2 B 5B024

3 5 3

362 G

3 7 1 Z

審査請求 未請求 請求項の数8

OL

(全12頁)

(21)出願番号

特願平11-319295

(22)出願日

平成11年11月10日(1999.11.10)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

貞方 博之 (72)発明者

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 縣 政志

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)

Fターム(参考) 5B024 AA15 BA03 BA05 BA07 BA09

BA11 BA13 BA21 BA29 CA07


CA11 CA18

# (54) 【発明の名称】半導体記憶装置

# (57) 【要約】

同一ワード線アドレスがアクセスされたヒッ 【課題】 ト時、及びミスヒット時の双方において、同一データの 読み出し動作又はビット線のプリチャージ動作を行うこ とに起因する動作の遅れを生じず、高速にアクセスす

【解決手段】 2Tr1C構成のDRAMにおいて、予 めアドレスラッチ回路3にアドレスをラッチしておき、 そのアドレスに対応するAport側のワード線9aを 活性化し、センスアンプ7aに対応するデータをラッチ しておく。比較回路4において、その後の入力アドレス と前記ッチされたアドレスとの比較を行い、両アドレス が一致した場合は、センスアンプ7aにラッチされたデ ータをコラムデコード回路6aにより読み出す。一方、 両アドレスが不一致の場合は、データがラッチされてい るAportとは別のBport側から通常のデータ読 み出し動作を行い、同時にAport側ではビット線の プリチャージ動作を行う。



# 【特許請求の範囲】

2個のトランジスタ及び1個のキャパシ 【請求項1】 タで各々構成される多数のメモリセルと、

1メモリセル当たり2portのセンスアンプと、 アドレスをラッチするラッチ手段と、

前記ラッチ手段にラッチされたアドレスを、新たに入力 されたアドレスと比較し、その一致又は不一致を判定す る判定手段と、

前記判定手段の判定結果が「一致」のとき、前回のアク セス時にセンスアンプにラッチされたデータを読み出し 10 又は前記ラッチされたデータを書き換え、前記判定手段 の判定結果が「不一致」のとき、前回のアクセス時に使 用したセンスアンプとは別portのセンスアンプを用 いてアクセスする制御手段とを備えたことを特徴とする 半導体記憶装置。

【請求項2】 前記各メモリセルのトランジスタを制御 する2portの多数のワード線を備え、この2por tのワード線のうち同一portに属する複数本のワー ド線には同一アドレスが割り付けられていて、

少なくとも一方のportのセンスアンプを複数列同時 20 に活性化して、前記複数列のセンスアンプにデータをラ ッチすることを特徴とする請求項1記載の半導体記憶装

【請求項3】 1メモリセル当たり2portを持つビ ット線と、

前記判定手段の判定結果が「不一致」のとき、データが ラッチされているセンスアンプの属するportのビッ ト線を自動的にプリチャージするリセット手段とを備え たことを特徴とする請求項1記載の半導体記憶装置。

トするセット手段を有して、

前記所望のアドレスに対応する所望のデータを前記セン スアンプにラッチしておくことを特徴とする請求項1記 載の半導体記憶装置。

【請求項5】 前記各メモリセルのトランジスタを制御 する2portの多数のワード線と、

前記ラッチ手段にラッチされたアドレスに対応するデー タがセンスアンプにラッチされている間、前記ラッチさ れたアドレスに対応するワード線を活性化状態に保持す る保持手段とを備えたことを特徴とする請求項1記載の 40 半導体記憶装置。

【請求項6】 2個のトランジスタと1個のキャパシタ で各々構成される多数のメモリセルを持つ複数のメモリ アレイと、

1メモリセル当たり2portのセンスアンプと、 前記複数のメモリアレイの各々において、所定の列のメ モリセルの一方のportのセンスアンプ、及び他の列 のメモリセルの他方のportのセンスアンプを同時に 活性化する活性化手段とを備えたことを特徴とする半導 体記憶装置。

【請求項7】 2portのセンスアンプとデータを入 出力する2portのデータ線対と、前記2portの データ線対をインターリーブ動作させるインターリーブ 手段とを備えることを特徴とする請求項1又は請求項6 記載の半導体記憶装置。

【請求項8】 前記2portのセンスアンプに接続さ れる2portのビット線対を備え、

前記インターリーブ手段は、

前記2portのビット線対に配置された第1の切換手 段と、

前記2portのビット線対と前記2portのデータ 線対とを接続を切換える第2の切換手段とを備えたこと を特徴とする請求項7記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置、 特に、DRAMにおいてデータ入出力の高速化を実現す るものに関する。

[0002]

【従来の技術】従来、DRAMでは、各メモリセルを1 個のトランジスタと1個のキャパシタとで構成すると共 に、センスアンプをキャッシュとして用いて、データを 高速に読み出すようにした技術がある。

【0003】前記技術では、前回の読み出し時におい て、メモリセルからセンスアンプに読み出されたデータ をリセットせず、次の読み出しが始まるまでそのまま保 持する。そして、次のデータの読み出し時において、行 アドレスが一致したヒット時には、前記センスアンプか らデータを直接読み出し、一方、一致しないミスヒット 【請求項4】 前記ラッチ手段に所望のアドレスをセッ 30 時には、前記センスアンプに蓄えられたデータをリセッ トした後、新たにワード線を立ち上げて、所望のメモリ セルからセンスアンプに新たなデータを読み出す。

> 【0004】このように、センスアンプをキャッシュと して利用するDRAMにおいては、ミスヒット時のデー 夕読み出し時間を短縮することを目的として、例えば特 開平7-211062号公報では、アドレスが入力され る前に各センスアンプと各メモリセルとを分離し、ビッ ト線対をイコライズ状態にする技術を提案している。

[0005]

【発明が解決しようとする課題】しかしながら、前記公 報の提案技術を用いた場合には、次の欠点がある。即 ち、センスアンプに蓄えられたデータを書き換えた後、 リードミス又はライトミスによって新たなワード線を立 ち上げてデータをアクセスする場合には、そのワード線 の立ち上げの前に、予め、前記書き換えられたセンスア ンプのデータをメモリセルに書き込む動作を行う必要が ある(同公報の第10頁右下欄)。そして、その後に前 記書き込み動作に使用したワード線を立ち下げ、ビット 線のイコライズを行って、新たなロウアドレスのメモリ 50 セルからデータを読み出す動作が必要がある。従って、

4

センスアンプに蓄えられたデータに対して書き換えを行った後にリードミス又はライトミスが発生した場合には、その後のデータのアクセス時間が長くなる欠点がある。

【0006】一方、通常のランダムアクセス時のサイク ル時間を短縮するために、従来、1個のキャパシタと2 個のトランジスタとで1つのメモリセルを構成した2丁 r1CセルのDRAMが提案されている。この2Tr1 CセルのDRAMでは、データの読み出し経路を2系統 (2port) 用意し、1個のセルキャパシタを一方の 10 トランスファゲートを介して一方のportのビット線 に接続すると共に、前記セルキャパシタを他方のトラン スファゲートを介して他方のportのビット線に接続 する。そして、この2個のトランスファゲートを交互に 用いて、一方のportでのビット線のプリチャージ動 作中に他方のportを用いてデータの読み出し動作を 行って、見掛け上ビット線のプリチャージ時間を無くし て、読み出し動作の高速化を図っている。しかし、この 2Tr1CセルのDRAMでは、2個のトランスファゲ ートを交互に用いる関係上、同一のローアドレスのデー 20 タを連続してアクセスする場合であっても、一方のpo rtを用いたデータ読み出しと他方のportを用いた データ読み出しとが連続して行われて、異なるロウアド レスのデータをアクセスする場合と同じ時間を要する欠 点がある。

【0007】本発明の目的は、半導体記憶装置において、同一のローアドレスのデータを連続してアクセスする場合(ヒット時)には、一層高速にデータをアクセスすることができ、またミスヒット時であっても、ビット線のイコライズ等を行うことに起因する動作の遅れを生 30 じず、高速にデータをアクセスすることができるようにすることにある。

【0008】また、本発明の他の目的は、アドレスのヒット率を向上させた高速な半導体記憶装置を提供することにある。

# [0009]

【課題を解決するための手段】前記目的を達成するために、本発明では、前記2Tr1Cのメモリセルを持つ構成を採用し、この構成を前提として、センスアンプをキャッシュとして利用し、同一アドレスのデータを連続し 40 てアクセスする場合には、センスアンプに蓄えられたデータを直接読み出し又は書き換えて、アクセスの高速化を図る。

【0010】また、前記他の目的を達成するために、本発明では、一方のportのセンスアンプだけでなく、他方のportのセンスアンプにもデータをラッチしておく構成を採用する。

【0011】即ち、請求項1に記載の発明の半導体記憶 線対 を 装置は、2個のトランジスタ及び1個のキャパシタで各 動作 を 構成される多数のメモリセルと、1メモリセル当たり 50 する。

2 p o r tのセンスアンプと、アドレスをラッチするラッチ手段と、前記ラッチ手段にラッチされたアドレスを、新たに入力されたアドレスと比較し、その一致又は不一致を判定する判定手段と、前記判定手段の判定結果が「一致」のとき、前回のアクセス時にセンスアンプにラッチされたデータを書き換え、前記判定手段の判定結果が「不一致」のとき、前回のアクセス時に使用したセンスアンプとは別portのセンスアンプを用いてアクセスする制御手段とを備えたことを特徴とする。

【0012】請求項2記載の発明は、前記請求項1記載の半導体記憶装置において、前記各メモリセルのトランジスタを制御する2portの多数のワード線を備え、この2portのワード線のうち同一portに属する複数本のワード線には同一アドレスが割り付けられていて、少なくとも一方のportのセンスアンプを複数列同時に活性化して、前記複数列のセンスアンプにデータをラッチすることを特徴とする。

【0013】請求項3記載の発明は、前記請求項1記載の半導体記憶装置において、1メモリセル当たり2portを持つビット線と、前記判定手段の判定結果が「不一致」のとき、データがラッチされているセンスアンプの属するportのビット線を自動的にプリチャージするリセット手段とを備えたことを特徴とする。

【0014】請求項4記載の発明は、前記請求項1記載の半導体記憶装置において、前記ラッチ手段に所望のアドレスをセットするセット手段を有して、前記所望のアドレスに対応する所望のデータを前記センスアンプにラッチしておくことを特徴とする。

【0015】請求項5記載の発明は、前記請求項1記載の半導体記憶装置において、前記各メモリセルのトランジスタを制御する2portの多数のワード線と、前記ラッチ手段にラッチされたアドレスに対応するデータがセンスアンプにラッチされている間、前記ラッチされたアドレスに対応するワード線を活性化状態に保持する保持手段とを備えたことを特徴とする。

【0016】請求項6記載の発明の半導体記憶装置は、2個のトランジスタと1個のキャパシタで各々構成される多数のメモリセルを持つ複数のメモリアレイと、1メモリセル当たり2portのセンスアンプと、前記複数のメモリアレイの各々において、所定の列のメモリセルの一方のportのセンスアンプ、及び他の列のメモリセルの他方のportのセンスアンプを同時に活性化する活性化手段とを備えたことを特徴とする。

【0017】請求項7記載の発明は、前記請求項1又は 請求項6記載の半導体記憶装置において、2portの センスアンプとデータを入出力する2portのデータ 線対と、前記2portのデータ線対をインターリーブ 動作させるインターリーブ手段とを備えることを特徴と する 20

【0018】請求項8記載の発明は、前記請求項7記載 の半導体記憶装置において、前記2portのセンスア ンプに接続される2portのビット線対を備え、前記 インターリーブ手段は、前記2portのビット線対に 配置された第1の切換手段と、前記2portのビット 線対と前記2portのデータ線対とを接続を切換える 第2の切換手段とを備えたことを特徴とする。

【0019】以上により、請求項1記載の発明では、2 Trlc構成のメモリセルを持つ半導体記憶装置におい て、既にラッチされているアドレスが再入力された際に 10 は、そのアドレスに対応するデータが既にセンスアンプ にラッチされていて、このセンスアンプのデータが直接 読み出され又は書き換えられるので、高速なアクセスが 可能である。しかも、センスアンプのデータが書き換え られていた場合に、リードミス又はライトミスにより新 たなデータにアクセスすることが必要になった際には、 前記データが書き換えられたセンスアンプのportと は別のportを用いて、新たなデータにアクセスされ る。従って、リードミス又はライトミス時での新たなデ ータへのアクセス時間は短縮される。

【0020】また、請求項2記載の発明では、1列のセ ンスアンプだけでなく、複数列のセンスアンプにデータ が既にラッチされているので、データのヒット率が高く なる。

【0021】更に、請求項3記載の発明では、アドレス のミスヒット時には、自動的に現在アクティブになって いるportがリセットされるので、外部制御を簡略化 することができる。

【0022】加えて、請求項4記載の発明では、所望の アドレスをセットして、所望のデータがセンスアンプに 30 ラッチされているので、この所望データとして頻繁にア クセスするデータを用いれば、これ等データに対する高 速なアクセスが可能である。アドレスが「不一致」のミ スヒット時には、他方のportを用いてアクセスが行 われるが、前記所望アドレスのセットはクリアされない ので、所望データは常時センスアンプにラッチされてい る。従って、あたかもSRAMとDRAMとが混在する システムが組まれたと同等である。

【0023】また、請求項5記載の発明では、ラッチ手 段にラッチされているアドレスに対応するワード線は、 データがセンスアンプにラッチされている間、活性化さ れた状態を保持するので、メモリセルに常時リストアを 行なうことが可能である。

【0024】更に、請求項6記載の発明は、同一アレイ では、2portのセンスアンプが同時に活性化される ので、キャッシュとして利用できるデータ量を増やすこ とが可能である。

【0025】加えて、請求項7及び請求項8に記載の発 明では、2portのデータ線対がインターリーブ動作 するので、データヒット時においても、データ線対のプ 50 リチャージを待つことなく、他方のデータ線を使ってデ ータの読み出しを行ないながら、同期間で一方のデータ 線のプリチャージが行なわれるので、高速なデータ転送 が可能である。

### [0026]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照しながら説明する。

【0027】 (第1の実施の形態) 図1は本発明の第1 の実施の形態の半導体記憶装置のブロック構成を示すも のである。同図において、1はアドレスが入力されるア ドレスバッファ、2は入力されたコマンド信号をデコー ドするコマンドデコーダ(制御手段、リセット手段、セ ット手段及び保持手段)、3は前記アドレスバッファ1 に入力されたアドレスをラッチするアドレスラッチ回 路、4は前記アドレスバッファ1のアドレスとロウアド レスラッチ回路3にラッチされたアドレスとを比較し、 その一致・不一致を判定する比較回路(判定手段)、C はメモリセルアレイ、5a, 5bは複数のワード線9 a, 9bのうち前記ロウアドレスラッチ回路3にラッチ されたアドレスに対応する1本のワード線を選択するロ ウデコード回路、6a,6bは各々前記ロウアドレスラ ッチ回路3にラッチされたアドレスのうちコラムアドレ スをデコードして対応するデータ線(図1には図示せ ず)を選択するコラムデコード回路である。また、7 a、7bはセンスアンプ列、8a、8bはデータ線対で ある。尚、簡単のため、ロウデコード回路5a、コラム デコード回路6a及びセンスアンプ列7aをAport 側、及びロウデコード回路5b、コラムデコード回路6 b及びセンスアンプ列7bをBport側とする。

【0028】前記メモリセルアレイCの内部構成を図2 に示す。同図は1個のメモリセルMCの基本構成のみを 示す。同図において、メモリセルMCは、1個のキャパ シタ81と、2個のトランスファゲート82a、82b とにより構成されている。また、9a,9bはワード 線、7a、7bはセンスアンプである。前記ワード線9 a、トランスファゲート82a、ビット線対22a、セ ンスアンプ7aをAport、ワード線9b、トランス ファゲート82b、ビット線対22b、センスアンプ7 bをBportとすると、Aport側とBport側 を交互に動作させることにより、イコライズ・プリチャ ージ時間を隠すことができる。以下に、その動作の詳細 を説明する。

【0029】図3は2Tr1C構成のDRAMの基本的 な動作のタイミングチャートを示す。同図において、時 間T1でREADコマンドが入力されてワード線9aが 立ち上がり、それに伴いビット線10aにおいてデータ 読み出し動作が行なわれている。一方、時間T2でRE ADコマンドが入力されてワード線9bが立ち上がり、 ビット線10トにおいてデータ読み出しが行われてい る。この間にAport側においてはイコライズ・プリ

チャージが行われている。従って、次の時間T3では、 Aport側にアクセスすることができる。このよう に、コマンド入力毎にこれ等2portを交互に動作さ せ、一方のportがアクティブ時に、他方のport でリセット動作を行なうことにより、ランダムアクセス タイムを高速化することができる。

【0030】前記図1及び図2に示す構成の半導体記憶 装置について、以下、その動作を説明する。

【OO31】先ず、READ動作を説明する。ここで ルアレイC毎にAport側の各センスアンプ7aに は、ロウアドレスラッチ回路3にラッチされているアド レスに応じたデータが各々読み出されているものとす

【0032】先ず、アドレスバッファ1にアドレスA0 -A10が入力されると、アドレスバッファ1は、この 入力アドレスの上位ビットA0-A5のローアドレスを 比較回路4に送り、下位ビットA6-A10のコラムア ドレスをコラムデコード回路6 a、6 bに送る。前記比 較回路4は、入力されたロウアドレスA0-A5とロウ 20 アドレスラッチ回路3にラッチされているロウアドレス とを比較する。ここでの一致・不一致の結果はコマンド デコーダ2に送られる。ここで、ロウアドレスが一致し た場合は、コマンドデコーダ2から、現在の状態を保持 するようにAport側のロウデコード回路5aに信号 が出力される。これにより、現在各メモリセルアレイC でアクティブなワード線9aをそのまま保持しておくこ とができる。また、各センスアンプィaには、既にデー タが読み出された状態であるので、前回と同一port であるAportのコラムデコード回路6aにより、入 30 カコラムアドレスに応じたデータをデータ線対8aから 出力する。ここで、一致・不一致の結果に拘わらず、ロ ウアドレスラッチ回路3にラッチされているアドレスを 入力アドレスに書き換えても動作上、問題はない。

【0033】ロウアドレスが不一致の場合は、前回と別 系統のportのBport側が選択され、同時にコマ ンドデコーダ2が自動的にAport側のロウデコード 回路5a及びコラムデコード回路6aのリセットを行 う。ロウアドレスラッチ回路3に新たにラッチされたア ドレスにより、前回と別系統のBport側において、 ロウデコード回路5 bによるワード線9 bの活性化、ビ ット線10トのデータの読み出し、センスアンプ7トで のデータのセンス動作という通常のデータ読み取り動作 が行なわれる。また、この動作と同時にAport側に おいてはプリチャージ動作が行なわれている。

【0034】図4は、本実施の形態におけるREAD動 作におけるタイミングチャートである。本実施の形態で は、READコマンドの入力からデータの出力までに2 サイクルを要し、アドレスが一致する場合には半サイク ル後にコマンドが入力され、アドレスが一致しない場合 50

には1サイクル後に次のコマンドが入力されるものとす る。

【0035】時間T1において、READコマンドが入 力されて、Aport側のワード線9aが活性化され る。それに伴い、Aport側のビット線対10aに電 位差が現れ、時間T2でデータの出力が行われている。 また、時間T1から半クロック毎に同一アドレスでのR EADコマンドが3回入力されており、時間T2、T 3、T4において各々同一portから連続してデータ は、Aport側がアクティブ状態であり、各メモリセ 10 が出力されている。この連続データの出力の間、Apo rt側のワード線9aは活性化されたままである。時間 T2において、ラッチされているアドレスとは異なるア ドレスが入力されると、それまでオフ状態であったB port側のワード線9bが立ち上がり、Bport側 のビット線10b及びセンスアンプ7bによりセンス動 作が行なわれる。この間にAport側には自動的にコ マンドデコーダ2によりリセット信号が入力され、Ap ort側のワード線9aが立ち下がり、ビット線10a のイコライズ・プリチャージが行われる。また、時間T 4において、時間T2に入力したアドレスと異なるアド レスが入力されると、Aport側のワード線9aが立 ち上がり、Aport側のビット線10a及びセンスア ンプ7aにより、センス動作が行なわれる。この間に、 Bport側では自動的にリセット信号がコマンドデコ ーダ2により入力されて、Bport側のワード線9b が立ち下がり、ビット線10bのプリチャージ・イコラ イズが行われる。

> 【0036】WRITE動作においても前記READ時 と同様の動作であり、アドレスが一致している間は予め 一方のportのセンスアンプにラッチされているデー タを書き換える動作を行ない、アドレスが不一致の場合 は、今までアクティブだったport側をリセットし、 新しく入力されたアドレスに対応して別port側をア クティブすることにより、WRITE動作を行なう。

【0037】図5は、1つのメモリセルアレイCの内部 構成を示す。同図を用いて本実施の形態の半導体記憶装 置の動作を説明すると、次の通りである。

【0038】既に例えばロウアドレス0が選択されて、 ワード線A0が活性化されているとすると、Aport 40 側のセンスアンプ7aにメモリセルMCのデータが増幅 されてラッチされている。次に、例えばロウアドレス2 が入力されると、比較回路4により不一致(ミスヒッ ト)が判定される。ここで、Aport側のワード線A 2を用いてメモリセルMCにアクセスする場合には、既 に活性化されているビット線10a及びセンスアンプ7 a を用いて他のメモリセルMCからデータを読み出すこ とになって、データの破壊が生じるため、既に活性化し ているAportとは別portのBportを用いて メモリセルMCにアクセスする。即ち、ローアドレス2 に対応したBport側のワード線B2を活性化して、

9

メモリセルMCからデータを読み出す。これと同時に、 Aport側では、ビット線10aのイコライズ及びプリチャージ動作を行って、次のアドレス入力に備える。 一方、Bport側では、センスアンプ7bに読み出されたデータはそのままラッチされる。

【0039】以上のように、本実施の形態によれば、入力アドレスとチップ内部でラッチしているアドレスとを比較、判定し、その判定結果により高速データ転送モードとランダムアクセスモードとが切換えられるので、効率的なデータ転送が可能となり、DRAMとSRAMと 10の双方の機能を併せ持つ半導体記憶装置を提供できる。

【0040】従って、本実施の形態の半導体記憶装置を例えばコンピュータに使用すれば次の効果が得られる。例えば、CPUとDRAMとの間に1次キャッシュ及び2次キャッシュを設けてデータ転送効率を上げるコンピュータシステムでは、本実施の形態の半導体記憶装置を用ると、保持しておきたいデータをそのままラッチできるので、キャッシュ容量を増やすことができ、より一層に高速なデータ転送が可能になる。

【0041】更に、本実施の形態では、各メモリセルア 20 レイCにおいて1本のワード線を同時に活性化したので、一度にラッチするデータ数が多くなり、ロウアドレスがヒットする確率が高くなる。尚、本発明はこれに限定されず、何れか1つのメモリセルアレイCにおいてのみ1本のワード線を活性化する場合を含むのは勿論である。

【0042】 (第2の実施の形態) 図6は本発明の第2の実施の形態の半導体記憶装置を示す。

【0043】同図において、1はアドレスが入力されるアドレスバッファ、2,はコマンド信号をデコードする30コマンドデコーダ、3は、前記コマンドデコーダ2,から出力されるSET信号31によりアドレスがセットされ、且つCLR信号32を受けてそのアドレスのリセットを行なうロウアドレスラッチ回路、4は前記アドレスバッファ1のアドレスと前記ロウアドレスラッチ回路3のラッチアドレスとを比較し、その一致・不一致を判定する比較回路であって、その判定結果の信号ENDECが前記コマンドデコーダ2,に出力される。前記ロウアドレスラッチ回路3にラッチすべきアドレスは、入力バッファ1及び比較回路4を介してロウアドレスラッチ回40路3に入力される。

【0044】また、5a、5bはコマンドデコーダ2'からの制御信号を受けて入力アドレスのデコーディングを行なうロウデコード回路であって、Bport側のロウデコード回路5bは、前記ロウアドレスラッチ回路3でラッチされたアドレスを受ける。一方、Aport側のロウデコード回路5aは、入力バッファ1に入力されたアドレスを前記比較回路4を介して入力する。更に、6a、6bは各々のコラムデコード回路、7a、7bはセンスアンプ列である。簡単のため、ロウデコード回路 50

5 a、コラムデコード回路 6 a 及びセンスアンプ列 7 a をAport側とし、ロウデコード回路 5 b、コラムデコード回路 6 b 及びセンスアンプ列 7 b を Bport側として、説明する。

【0045】以上のように構成された半導体記憶装置について、以下、その動作を説明する。

【0046】ロウアドレスラッチ回路3は、コマンドデコーダ2'からのSET信号31により、入力バッファ1に入力されたロウアドレスをラッチし、CLR信号32を入力しない限り、そのロウアドレスをラッチし続ける構成である。従って、Bport側においては、一度アドレスをラッチして、メモリセルMCからのデータを読み出して、増幅を行なうと、センスアンプ7bにデータがラッチされているので、高速にデータ転送を行うことが可能である。一方、アドレスがミスヒットの場合には、Aport側からREAD又はWRITE動作が行なわれる。ミスヒットした場合においても、ロウアドレスラッチ回路3にラッチされているアドレスは保持である。で、コマンドデコーダ2がCLR信号をロウアドレスラッチ回路3に入力するまでは、ラッチされたアドレスに対して高速にデータの入出力が可能である。

【0047】以下、Bport側のセンスアンプ7bに 既にデータがラッチされている場合の動作について、説 明する

【0048】先ず、ロウデコード回路5b及びコマンドデコーダ2'により、ロウアドレスラッチ回路3にラッチされているアドレスに対応するワード線9bが活性状態であり、センスアンプ7bにデータがラッチされているとする。ここで、ロウデコーダ5aは非活性状態である。

【0049】アドレスバッファ1にアドレスが入力されると、比較回路4において入力アドレスのロウアドレスとロウアドレスラッチ回路3にラッチされているロウアドレスとの比較が行われる。ヒット・ミスヒットの結果の信号ENDECはコマンドデコーダ2'に送られ、アドレスがヒットした場合は、現在活性化されているワード線9bを保持するようにコマンドデコーダ2'からBport側のロウデコード回路5b及びコラムアドレスに側のロウデコーダ5aは非活性状態である。アドレスがヒットしているので、データがセンスアンプ列7bにラッチされており、高速なデータ読み出し動作及び書き込み動作が行われる。

【0050】アドレスがミスヒットの場合は、コマンドデコーダ2'によりAport側のロウデコーダ5aが活性状態になり、入力ロウアドレスに対してデコーディングを行なう。この時点においても、Bport側のロウデコーダ5b及びロウアドレスラッチ回路3にラッチされているアドレスに対応するワード線9bは活性化さ

(7)

れたままである。Aport側においては、通常のラン ダムアクセス動作が行なわれ、データをセンスアンプ7 aにラッチし続けることは、行なわない。

【0051】ロウアドレスラッチ回路3をリセットする場合は、外部コマンドをコマンドデコーダ2'に入力して、コマンドデコーダ2よりCLR信号を発生させることにより、リセットを行なう。また、ロウアドレスラッチ回路3をセットする場合には、外部コマンドをコマンドデコーダ2'に入力してSET信号を発生させると共に、ラッチすべきアドレスを入力して、ロウアドレスラ 10ッチ回路3に必要なアドレスをセットすることができる。以上のような構成により、アドレスをリセットしない限りは、ラッチされているアドレスに対して擬似的なSRAMとして使用することも可能となる。

【0052】図7は、本実施の形態におけるREAD動 作におけるタイミングチャートを示す。本実施の形態で は、READコマンドの入力からデータ出力までは、2 サイクルのレイテンシーであるとし、また、アドレスが ヒットする場合は、前回がアドレスヒット・ミスヒット に拘わらず半サイクル後にコマンドが入力され、連続し たアドレスミスヒットの場合は、2サイクル後にコマン ドが入力されるものとする。また、予め、Bport側 のワード線9bが活性化され、ビット線対10bもフル 振幅状態であって、センスアンプ列5 b にデータがラッ チされた状態となっているものとする。ここで、ワード 線9bは、データがセンスアンプ7bにラッチされ、か つ十分にメモリセルMCにリストアされているならば、 閉じても問題はないが、ワード線9bを閉じてしまう と、現在読み出しているデータに対してリフレッシュを 行なう必要が生じる。従って、読み出しているデータに 30 対してはワード線9bを活性化させたままにしておき、 絶えずリストアを行なう構成を採って、リフレッシュフ リーを実現すると、疑似的なSRAMを構成することが できる。

【0053】先ず、時間T1でREADコマンドが入力され、予めラッチされているロウアドレスとの比較が行なわれるが、ここでは入力アドレスとラッチされたロウアドレスとが一致し、ヒットしたので、予めデータがラッチしてあるセンスアンプ5bよりデータの出力が行われる。入力アドレスがヒットしている時間T2での動作40も同様である。

【0054】時間T3でのREADコマンドにおいてアドレスミスヒットが生じる。アドレスミスヒットが生じると、比較回路4からENDEC信号が発生し、コマンドデコーダ2'がAport側のロウデコード回路5aを活性化することにより、Aport側のワード線9aを活性化する。そして、メモリセルMCからデータの読み出し、増幅、データ転送、イコライズ・プリチャージという一連のREAD動作を行なう。一方、ロウアドレスラッチ回路3、Bport側のワード線9b及びビッ50

ト線10bは時間T1の状態を保持したままである。 【0055】時間T4では、入力アドレスが予めラッチされているアドレスと一致し、ヒットするので、時間T1、T2と同様の動作を行なう。時間T7では、入力アドレスがラッチされているアドレスと不一致となり、ミスヒットとなるため、前回のミスヒット時T3よりも2クロック後のコマンド入力となる。この時の動作は時間T3での動作と同様であるが、連続したアドレスミスヒットであって、データがラッチされていないAport側でのランダムアクセス動作が連続して行われるために、コマンド入力までに2クロックの時間が必要とな

12

【0056】時間T8においては、外部コマンドが入力されて、コマンドデコーダ2'からはCLR信号が出力され、アドレスラッチ回路3にラッチされているロウアドレスがリセットされる。そして、時間T9において、次にラッチすべきアドレスを比較回路4を介してコマンドデコーダ2'に入力すると共に、外部コマンドを入力してコマンドデコーダ2'からSET信号をアドレスラッチ回路3に入力して、アドレスラッチ回路3に新たなアドレスがセットされる。

【0057】以上のように、本実施の形態によれば、入力アドレスとチップ内部でラッチしているアドレスを比較、判定し、アドレスのヒット時には高速データ転送モードとなり、アドレスのミスヒット時にはランダムアクセスモードとなって、モードの切換えが可能な構成である。更に、内部でラッチするアドレスを外部コマンドにより制御する構成を採用したので、効率的なデータ転送ができる。チップ内部でアドレスをラッチしている期間はSRAMライクな動作を行なうと共に、通常のDRAM動作をも行うという、同一チップ内で数種類のRAMを疑似的に構成できる半導体記憶装置が得られる。

【0058】本実施の形態の半導体記憶装置では、内部でラッチするアドレスを外部コマンドにより制御できるので、保持しておきたいデータを常時ラッチしておくROMとして使用できる。従って、センスアンプをキャッシュとして利用する従来のDRAMでは、データがミスヒットした場合には、現にラッチされているデータが頻繁にアクセスされるデータであってもDRAM単体ではそのデータはラッチしておくことができず、再度データを読み出す必要があったが、本実施の形態の半導体記憶装置では、頻繁にアクセスされるデータはそのままラッチした状態を保持しながら、新たに要求されるデータを入出力することが可能である。

【0059】更に、常時利用するデータが限られ且つ高速データ転送が必要なデバイスでは、従来ではSRAMとDRAMとを組み合わせて対応していたが、本実施の形態の半導体記憶装置を用いれば、その要求を1チップで実現できる。

【0060】(第3の実施の形態)図8は、本発明の第

3の実施の形態の半導体記憶装置を示す。

【0061】同図において、1はアドレスが入力される アドレスバッファ、2''はコマンド信号をデコードす るコマンドデコーダ(活性化手段)であって、SETa 信号、SETb信号、及びCLRa信号、CLRb信号 を出力する。また、3a、3bは各々前記SETa信 号、SETb信号によりアドレスがセットされ、且つ前 記CLRa信号、CLRb信号によりアドレスのリセッ ト行なうロウアドレスラッチ回路、4は前記アドレスバ ラッチアドレスとを比較し、その一致、不一致を判定す る比較回路、5a、5bはコマンドデコーダ2''から の信号を受けて入力アドレスのデコーディングを行なう ロウデコード回路、6a、6bは各々コラムデコード回 路、7a、7bはセンスアンプ列である。簡単のため、 ロウデコード回路5a、コラムデコード回路6a及びセ ンスアンプ列7aをAport側、及びロウデコード回 路5b、コラムデコード回路6b及びセンスアンプ列7 bをBport側とする。

【0062】以上のように構成された半導体記憶装置に 20ついて、以下、その動作を説明する。

【0063】ロウアドレスラッチ回路3a、3bは、コマンドデコーダ2', により各々SETa、SETb信号を受けてロウアドレスをラッチし、CLR32a、CLR32b信号を入力しない限りはそのロウアドレスをラッチし続ける構成をとる。更に、ラッチされたアドレスに従ってデータをAport及びBportのセンスアンプ列7a、7bにラッチすることにより、前記第2の実施の形態と比較して2倍のデータをラッチすることができ、2倍のアドレスヒット率が得られる。アドレス 30のヒット時における回路動作は、既述した動作と同様であるので、省略する。

【0064】アドレスのミスヒット時においては、Aport及びBport側のセンスアンプ7a,7bが共に活性化された状態であるので、一方のport側をリセットする必要がある。そのために、コマンドデコーダ2'は比較回路4からアドレスミスヒットの信号を受けて、ロウアドレスラッチ回路3a、3bの一方にCLRa又はCLRb信号を送る。このCLRa又はCLRb信号を送る。このCLRa又はCLRb信号を送る。このCLRa又はCLRb信号を送る。このCLRaではCLRb信号はミスヒット毎に、対応するアドレスラッチ回路403a、3bに交互に送られる。2port活性化後にはイコライズ・プリチャージ動作を経てランダムアクセス動作を行うため、2Tr1Cの動作と比べて遅くなる。

【0065】以上のように、本実施の形態によれば、内部でラッチするアドレスをAport及びBport別々に所有し、Aport、Bport各々のワード線9a,9b及びセンスアンプ7a,7bを同時に活性化させることにより、データを両portのセンスアンプ7a,7bにラッチするので、ラッチしているデータを2倍にでき、アドレスヒット率を上げることが可能な半導50

体記憶装置が得られる。

【0066】尚、アドレスのミスヒット時のアドレスリセット方法について、本実施の形態では、チップ内部の動作によりAport及びBportを交互にリセットしたが、外部コマンドにより、ミスヒット時にリセットするportを選択する手段を持たせたチップ構成することも可能である。

記CLRa信号、CLRb信号によりアドレスのリセット行なうロウアドレスラッチ回路、4は前記アドレスバッファ1のアドレスと前記ロウアドレスラッチ回路3の 10 なく、従来の2Tr1C構成とを混在させ、本実施の形態の領域と従来の2Tr1C構成の領域とを併せ持つチェッチアドレスとを比較し、その一致、不一致を判定す 態の領域と従来の2Tr1C構成の領域とを併せ持つチェップ構成にすることも可能である。

【0068】(第4の実施の形態)図9は本発明の第4の実施の形態を示し、2portのセンスアンプからのデータ線への接続構成を示す。

【0069】同図において、7a、7bは2portの センスアンプ、8a、8bはデータ線対、10a、10 bはビット線対である。また、80は前記センスアンプ 7a、7bとデータ線対8a、8bとを前記ビット線対 10 a、10 bを介して接続するインターリーブ回路 (インターリーブ手段)であって、第1の切換回路(第 1の切換手段) 81と、第2の切換回路(第2の切換手 段) 82とを備える。前記第1の切換回路81は、各ビ ット線対10a, 10bに配置されたトランジスタ61 a、61bを有し、これ等トランジスタはport選択 信号PSELa、PSELbにより制御される。また、 前記第2の切換回路82は、2portのビット線対1 Oa, 10bを相互に接続する2個のトランジスタ62 と、Aport側のビット線対10aをAport側の データ線対8aに接続する2個のトランジスタ63a と、Bport側のビット線対10bをBport側の データ線対8 b に接続する2個のトランジスタ63 b と を持ち、前記トランジスタ62はデータ線選択信号DS ELcにより制御され、前記Aport側のトランジス タ63aはデータ線選択信号DSELaにより制御さ れ、前記Bport側のトランジスタ63bはデータ線 選択信号DSELbにより制御され、前記ビット線対同 士を接続するトランジスタ62はデータ線選択信号DS ELcにより制御される。

【0070】以上のように構成された半導体記憶装置について、以下、その動作を説明する。

【0071】Aport側のセンスアンプ7aがデータ線8aに接続されるときを考えると、先ず、センスアンプ7aによりデータのセンス動作が行なわれる。充分にセンスが行われると、Aport側のセンスアンプ7aをデータ線8aに接続するためにPSELa信号が入力される。ここで、データ線8aに接続するために、DSELaはH、DSELbはL、DSELcはLとなり、センスアンプ7aからの出力はデータ線8aに送られる。ここで、DSELcの動作としては、センスアンプ

7aとデータ線8a、及びセンスアンプ7bとデータ線 8 b とが接続される場合にはLの信号であり、それ以外 の場合はHの信号となって、データ線を切換えることが 可能である。DSELc信号の作り方は、図10に一例 を示すように、2個のEXOR回路71と1個のOR回 路72との組み合わせで実現可能である。

【0072】次に、Aport側のセンスアンプ7aを Bport側のデータ線8bに接続する場合を考える と、Aport側のセンスアンプ7aを出力を受けるた めにHの信号PSELaが入力されることは前述と同一 10 可能である。 である。ここで、Bport側のデータ線8bに接続す るために、信号DSELaはL、信号DSELbはH、 信号DSELcはHとすることにより、Aport側の センスアンプフaとBport側のデータ線8bとが接 続されて、データの入出力が可能となる。

【0073】以上説明したように、本実施の形態によれ ば、センスアンプにラッチされているデータを高速に読 み出しする場合には、同portのセンスアンプとデー タ線と接続するのではなく、データ線をインターリーブ 動作させることにより、データ線のプリチャージを待つ 20 ことなく高速データ転送が可能となる。

#### [0074]

【発明の効果】以上説明したように、請求項1記載の発 明によれば、2Tr1c構成のメモリセルを持つ半導体 記憶装置において、既にラッチされているアドレスが再 入力された際には、既にセンスアンプにラッチされてい るデータを直接読み出し又は書き換えるので、高速なア クセスが可能である。しかも、センスアンプのデータが 書き換えられていた場合に、リードミス又はライトミス により新たなデータにアクセスすることが必要になった 30 際にも、前記データが書き換えられたセンスアンプのp ortとは別のportを用いて新たなデータにアクセ スするので、リードミス又はライトミス時での新たなデ ータへのアクセス時間を短縮することができる。

【0075】また、請求項2記載の発明によれば、複数 列のセンスアンプにデータをラッチしておくので、デー タのヒット率が高くなる。

【0076】更に、請求項3記載の発明によれば、アド レスのミスヒット時には、自動的に現在アクティブにな っているportをリセットしたので、外部制御を簡略 40 化することができる。

【0077】加えて、請求項4記載の発明によれば、所 望のデータをセンスアンプにラッチしておくようにした ので、頻繁にアクセスするデータの高速な読み出し及び 書き換えが可能である。しかも、所望データを常時セン スアンプにラッチしておくので、あたかもDRAMにS RAMが組込まれたと同等になる。

【0078】また、請求項5記載の発明によれば、デー タがセンスアンプにラッチされている間、そのデータに 対応するワード線を活性化状態に保持したので、\*メモリー50 18 2.

セルに常時リストアを行なうことが可能である。

【0079】更に、請求項6記載の発明によれば、同一 アレイにおいて2portのセンスアンプを同時に活性 化したので、キャッシュとして利用できるデータ量を増 やすことが可能である。

【0080】加えて、請求項7及び請求項8に記載の発 明によれば、2portのデータ線対をインターリーブ 動作させたので、データヒット時においても、データ線 対のプリチャージを待つことなく、高速なデータ転送が

# 【図面の簡単な説明】

【図1】本発明の第1の実施の形態の半導体記憶装置の ブロック図である。

【図2】同実施の形態の半導体記憶装置のメモリセルア レイの内部構成を示す図である。

【図3】同半導体記憶装置の基本的動作のタイミングチ ャートを示す図である。

【図4】同半導体記憶装置の特徴的な動作のタイミング チャートを示す図である。

【図5】同半導体記憶装置のメモリセルアレイの詳細な 構成を示す図である。

【図6】本発明の第2の実施の形態の半導体記憶装置の ブロック図である。

【図7】同半導体記憶装置のタイミングチャートを示す 図である。

【図8】本発明の第3の実施の形態の半導体記憶装置の ブロック図である。

【図9】データ線のインターリーブ動作を行うための構 成を示す図である。

【図10】データ線の選択を行なうための信号発生回路 の一例を示す図である。

### 【符号の説明】

アドレスバッファ

コマンドデコーダ(制御手段、リセット手段、 セット手段及び保持手段)

コマンドデコーダ

コマンドデコーダ (活性化手段)

3 アドレスラッチ回路

比較回路(判定手段) 4

ロウデコード回路 5

コラムデコード回路 6

7 センスアンプ

データ線対 8

ワード線 2 1

ビット線 2 2


EXOR回路 7 1


OR回路 7 2

インターリーブ回路(インターリーブ手段) 8 0


第1の切換回路 (第1の切換手段) 8 1


第1の切換回路 (第2の切換手段)






【図5】






**BEST AVAILABLE COPY** 

【図8】



【図9】



BEST AVAILABLE COPY